Blog

Jan 05, 2024

Lernen Sie das Forksheet kennen: Imec ist da

Die fortschrittlichsten Hersteller von Computerprozessoren liegen im Mittelfeld

Die fortschrittlichsten Hersteller von Computerprozessoren befinden sich mitten in der ersten großen Veränderung der Gerätearchitektur seit einem Jahrzehnt – der Umstellung von FinFETs auf Nanoblätter. Weitere 10 Jahre dürften eine weitere grundlegende Veränderung mit sich bringen, bei der Nanoblattbauelemente übereinander gestapelt werden, um komplementäre FETs (CFETs) zu bilden, die in der Lage sind, die Größe einiger Schaltkreise zu halbieren. Doch letzterer Schritt dürfte eine schwere Aufgabe sein, sagen Experten. Ein Zwischentransistor namens Forksheet könnte dafür sorgen, dass Schaltkreise ohne großen Aufwand kleiner werden.

Die Idee für das Forksheet entstand aus der Erforschung der Grenzen der Nanosheet-Architektur, sagt Julien Ryckaert, Vizepräsident für Logiktechnologien bei Imec. Das Hauptmerkmal des Nanoblatts sind seine horizontalen Stapel aus Siliziumbändern, die von seinem stromsteuernden Gate umgeben sind. Obwohl Nanoblätter erst seit Kurzem in Produktion gehen, suchten Experten schon vor Jahren nach ihren Grenzen. Imec wurde damit beauftragt, herauszufinden, „an welchem ​​Punkt Nanobleche anfangen zu tanken“, sagt er.

Ryckaerts Team stellte fest, dass eine der Hauptbeschränkungen für die Verkleinerung nanoschichtbasierter Logik darin besteht, die Trennung zwischen den beiden Transistortypen, aus denen die CMOS-Logik besteht, beizubehalten. Die beiden Typen – NMOS und PMOS – müssen einen bestimmten Abstand einhalten, um die Kapazität zu begrenzen, die die Leistung und den Stromverbrauch der Geräte beeinträchtigt. „Das Forksheet ist eine Möglichkeit, diese Einschränkung zu durchbrechen“, sagt Ryckaert.

Anstelle einzelner Nanoblatt-Geräte werden sie beim Forksheet-Schema als Paare auf beiden Seiten einer dielektrischen Wand aufgebaut. (Nein, es ähnelt nicht wirklich einer Gabel.) Durch die Wand können die Geräte näher beieinander platziert werden, ohne dass es zu Kapazitätsproblemen kommt, sagt Naoto Horiguchi, Direktor für CMOS-Technologie bei Imec. Designer könnten den zusätzlichen Platz nutzen, um Logikzellen zu verkleinern, oder sie könnten den zusätzlichen Platz nutzen, um Transistoren mit breiteren Blechen zu bauen, was zu einer besseren Leistung führt, sagt er.

Spitzentransistoren sind bereits dabei, von der Fin-Feldeffekttransistor-Architektur (FinFET) auf Nanoblätter umzusteigen. Das ultimative Ziel besteht darin, zwei Geräte in einer CFET-Konfiguration übereinander zu stapeln. Das Forksheet kann ein Zwischenschritt auf dem Weg sein.Imec

„CFET ist wahrscheinlich die ultimative CMOS-Architektur“, sagt Horiguchi über das Gerät, von dem Imec erwartet, dass es etwa im Jahr 2032 produktionsreif wird. Er fügt jedoch hinzu, dass die CFET-Integration „sehr komplex“ ist. Forksheet verwendet die meisten Schritte zur Herstellung von Nanoblättern wieder, was die Arbeit möglicherweise einfacher macht, sagt er. Imec geht davon aus, dass es etwa im Jahr 2028 fertig sein könnte.

Allerdings sind noch viele Hürden zu überwinden. „Es ist komplexer als zunächst angenommen“, sagt Horiguchi. Aus fertigungstechnischer Sicht bereitet die dielektrische Wand ein wenig Kopfzerbrechen. Es gibt verschiedene Arten von Dielektrika, die in fortschrittlichen CMOS verwendet werden, und es gibt mehrere Schritte, bei denen es weggeätzt wird. Forksheets herzustellen bedeutet, diese anderen zu ätzen, ohne versehentlich die Wand anzugreifen. Und es sei immer noch eine offene Frage, welche Transistortypen auf beiden Seiten der Wand angebracht werden sollten, sagt Horiguchi. Die ursprüngliche Idee bestand darin, PMOS auf der einen Seite und NMOS auf der anderen Seite zu platzieren, aber es kann Vorteile haben, stattdessen den gleichen Typ auf beiden Seiten zu verwenden.